跳至内容
曼切斯特加法器

曼切斯特加法器

传统的行波进位加法器慢,是因为进位信号必须经过每一级的复杂逻辑门(与非门、或非门等)才能传到下一级。

曼彻斯特进位链通过定义三个状态,利用开关电路直接导通进位:

基本状态

  • 生成 (Generate, GiG_i) : Ai=1,Bi=1A_i = 1, B_i = 1。无论低位进位如何,当前位必然产生进位。
  • 传播 (Propagate, PiP_i ) : AiBi=1A_i \oplus B_i = 1 (即其中一个是 1)。如果低位有进位,直接通过当前位传给高位。
  • 消除 (Kill/Delete, KiK_i) : Ai=0,Bi=0A_i = 0, B_i = 0。无论低位进位如何,进位在此截断。

逻辑公式:

Ci+1=Gi+(PiCi) C_{i+1} = G_i + (P_i \cdot C_i)

结构组成

  1. 预充电路(Precharge) : 在时钟 ϕ\phi 为低电平时,将进位节点预充电到高电平(VDD)。

  2. 进位链(The Chain) :

    • 传输开关: 由 PiP_i 控制的 NMOS 传输管串联在一起。如果 PiP_i 为高,进位信号 CiC_i 直接“流”向 Ci+1C_{i+1}
    • 下拉路径: 由 GiG_i 控制的 NMOS 管接地。如果 GiG_i 为高,直接将 Ci+1C_{i+1} 节点拉低(表示产生反向逻辑的进位,或者根据具体逻辑极性设计)。
  3. 求值(Evaluate) : 时钟 ϕ\phi 变为高电平时,电路根据输入 AABB 的状态决定节点电平。

image

预充电

image

求值 CLK = 1

GI=0 ; PI=0

image

GI=1;PI=0

image

GI=0;PI=1;CARRY IN =0

总的电路

真值表:动态门 推出逻辑表达式

image

schematic

20251126-vmware-914

1bit 曼切斯特加法器原理图

image

仿真波形图

fd39e0e31ad0ffd84be6d863bfe3d9da

4bit 曼切斯特加法器原理图

image

静态电阻

image

延时

image

image

延时对比

右图:常规静态 CLA,传统的静态 CMOS 逻辑门, 它通过纯粹的布尔代数公式计算进位。

C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0

节点电容大,且信号要经过好几级门的翻转

左图:曼彻斯特,传输管或动态逻辑开关, 利用开关网络让电流直接流过